SHIVA: Sichere Hardware in der Informationsverarbeitung

Sichere Informations- und Kommunikationstechnologien erfordern integrierte und aufeinander abgestimmte Schutzmaßnahmen auf allen Ebenen, beginnend von der Systemarchitektur über die Anwendungen und die Software, die Hardwarearchitektur, die Bausteinebene bis hin zur elektrischen Ebene. Isolierte Schutzmaßnahmen auf einer oder mehreren Ebenen werden entwertet, wenn Angriffe über andere Wege möglich sind. Eine besondere Rolle spielt hier die Hardware eines sicheren IKT-Systems, da sie neben funktionalen Angriffsmöglichkeiten, die auch die Software bietet, zahlreiche nichtfunktionale Angriffskanäle aufweist. Zu diesen gehören beispielsweise elektromagnetische Abstrahlung, Stromverbrauch und insbesondere die nichtfunktionale Infrastruktur. Diese integrierte Chip-Infrastruktur ist notwendig, um mittels kontrolliertem Zugriff auf die Test-, Diagnose- und Wartbarkeitsschnittstellen der Hardware während der Fertigung als auch im Feld einen wirtschaftlichen und zuverlässigen Betrieb zu gewährleisten. Andererseits eröffnet diese Infrastruktur zahlreiche Angriffsmöglichkeiten und kann das System verwundbar machen. Einer ganz besonderen Gefahr sind hier die sogenannten „Cyber Physical Systems“ (CPS) ausgesetzt, zu denen sicherheitskritische Systeme im Bereich der Automobilelektronik, der Medizintechnik oder auch der Fertigungstechnik (Industrie 4.0) gehören, da sie einem potentiellen Angreifer auch unmittelbar physisch zugänglich sein können. Das hier skizzierte Projekt wird für die Hardware von IKT-Systemen Entwurfs- und Verifikationsmethoden entwickeln, um auf Chipebene die folgenden Sicherheitseigenschaften zu garantieren: A) Ausschluss einer beabsichtigen oder unbeabsichtigten Manipulation des Systems B) Ausschluss der Beobachtung interner Daten, verwendeter Verfahren und Prozesse C) Schutz des geistigen Eigentums an der Hardware

Ansprechpartner: Prof. Dr. Bernd Becker, M. Sc. Pascal Raiola

Projektbeginn: 01.02.2016
Projektende: 01.06.2019

Prof. Dr. Bernd Becker
Stellvertretung: Sauer M
Albert-Ludwigs-Universität Freiburg
Rechnerarchitektur
Prof. Dr. Bernd Becker
Georges-Köhler-Allee 051
79110 Freiburg i. Br.

Telefon: 0761 203 8140
Fax: 0761 203 8142
http://ira.informatik.uni-freiburg.de

• Becker B
• Sauer M
• Feiten L
• Raiola P

Prof. Dr. H.-J. Wunderlich Ahmed Atteya, M. Sc. Natalia Lylina, M. Sc. Universität Stuttgart

• BW Stiftung, Stiftung

• Benjamin Thiemann, Linus Feiten, Pascal Raiola, Bernd Becker, Matthias Sauer: On Integrating Lightweight Encryption in Reconfigurable Scan Networks IEEE European Test Symposium, 2019. : https://doi.org/10.1109/ETS.2019.8791543
• Pascal Raiola, Benjamin Thiemann, Jan Burchard, Ahmed Atteya, Natalia Kapstova, Hans-Joachim Wunderlich, Bernd Becker, Matthias Sauer: On Secure Data Flow in Reconfigurable Scan Networks Conf. on Design, Automation and Test in Europe, 2019. : https://doi.org/10.23919/DATE.2019.8715172 (in Druck)
• Ahmed Atteya, Michael Kochte, Matthias Sauer, Pascal Raiola, Bernd Becker, Hans-Joachim Wunderlich: Online Prevention of Security Violations in Reconfigurable Scan Networks IEEE European Test Symposium, 2018. : https://doi.org/10.1109/ETS.2018.8400685
• Pascal Raiola, Michael A. Kochte, Ahmed Atteya, Laura Rodríguez Gómez, Hans-Joachim Wunderlich, Bernd Becker, Matthias Sauer: Design of Reconfigurable Scan Networks for Secure Data Transmission 2018 (GI/ITG Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”).
• Pascal Raiola, Michael A. Kochte, Ahmed Atteya, Laura Rodríguez Gómez, Hans-Joachim Wunderlich, Bernd Becker, Matthias Sauer: Detecting and Resolving Security Violations in Reconfigurable Scan Networks IEEE International Symposium on On-Line Testing and Robust System Design, 2018. : https://doi.org/10.1109/IOLTS.2018.8474188
• Matthias Sauer, Pascal Raiola, Linus Feiten, Bernd Becker, Ulrich Rührmair, Ilia Polian: Sensitized Path PUF: A Lightweight Embedded Physical Unclonable Function Conf. on Design, Automation and Test in Europe, 2017. : https://doi.org/10.23919/DATE.2017.7927076 (in Druck)
• Michael A. Kochte, Matthias Sauer, Laura Rodríguez Gómez, Pascal Raiola, Bernd Becker, Hans-Joachim Wunderlich: Specification and verification of security in reconfigurable scan networks 2017 (IEEE European Test Symposium). : https://doi.org/10.1109/ETS.2017.7968247
• Michael Kochte, Sauer M, Laura Rodriguez Gomez, Raiola P, Becker B, Hans-Joachim Wunderlich: Specification and verification of security in reconfigurable scan networks 2017 (IEEE European Test Symposium).
• Linus Feiten, Jonathan Oesterle, Tobias Martin, Matthias Sauer, Bernd Becker: Systematic Frequency Biases in Ring Oscillator PUFs on FPGAs IEEE Transactions on Multi-Scale Computing Systems (TMSCS), 2016; PP (99). : http://dx.doi.org/10.1109/TMSCS.2016.2598739
• Mathias Soeken, Pascal Raiola, Baruch Sterin, Bernd Becker, Giovanni De Micheli, Matthias Sauer: SAT-based Combinational and Sequential Dependency Computation Haifa Verification Conference (HVC), 2016. : https://doi.org/10.1007/978-3-319-49052-6_1
• Mathias Soeken, Pascal Raiola, Baruch Sterin, Matthias Sauer: SAT-based Functional Dependency Computation 2016 (International Workshop on Logic & Synthesis).
• Michael Kochte, Matthias Sauer, Pascal Raiola, Bernd Becker, Hans-Joachim Wunderlich: SHIVA: Sichere Hardware in der InformationsverarbeitungFormaler Nachweis komplexer Sicherheitseigenschaften in rekonfigurierbarer Infrastruktur 2016 (eda Workshop).
• Michael Kochte, Rafal Baranowski, Matthias Sauer, Bernd Becker, Hans-Joachim Wunderlich: Formal Verification of Secure Reconfigurable Scan Network Infrastructure 2016 (IEEE European Test Symposium).